Я встроил процессор RISC-V в веса Qwen 3.5, а памятью ему стали слои DeltaNet
Это правда не кремнийQwenputer — довольно забавная экспериментальная модель. Это обычная Qwen 3.5 4B с одним дополнением: в её весах живёт процессор RISC-V, а оперативной памятью ему служат собственные слои внимания модели, Gated DeltaNet. (Как устроен GDN, я объяснял в отдельном руководстве.) Этот «процессор» работает целиком внутри прямых проходов модели и умеет выполнять арифметику, код на C и MicroPython без всякой внешней среды исполнения и без вызова инструментов.
Попросил ИИ научить меня общаться напрямую с железом
Я хотел убрать все слои абстракции между собой и компьютером. Оставить своё намерение, ИИ и байты, которые исполняет процессор.В процессе появились программы на RISC-V и ARM64, флешка с собственным UEFI-приложением, физический Dell, цветные объекты на экране и кот, которому можно передать новый мир по Bluetooth. Исчезли далеко не все слои. Зато стало понятнее, что именно они делают и сколько работы за нас обычно выполняют.
Нафиг NVIDIA! Часть 2. Запустил 8 нейросетей на FPGA за $50 — и упёрся в DDR3
В первой части я рассказал, как запустил Qwen на списанной FPGA-плате за $50 с открытым TPU (openTPU). Комментаторы справедливо заметили: это больше анонс, чем статья. Где сборка, где кристалл, где замеры, почему 133 МГц, где КЕДР?
Аппаратная защита в RISC-V: что уже есть для микроконтроллеров и чего это стоит
Привет! Меня зовут Константин, я занимаюсь безопасностью архитектуры RISC-V в Syntacore. В этой статье я хочу рассказать, какие механизмы аппаратной защиты информации уже есть в архитектуре RISC-V, какие пока только обсуждают и чем за это приходится платить: площадью кристалла, производительностью и пересборкой софта.
Ускоряем обработку изображений в OpenCV на RISC-V: алгоритмическая, низкоуровневая и компиляторная оптимизация
Привет, Хабр! Меня зовут Роман Кузьмин, я занимаюсь развитием фреймворков искусственного интеллекта в YADRO. В этой статье я расскажу об оптимизации алгоритма компьютерного зрения — детекторе углов, основанном на глобальных и локальных свойствах кривизны, — который реализован с помощью библиотеки OpenCV под архитектуру RISC-V.
Cognichip привлекла $60 млн на ИИ для проектирования чипов
Стартап Cognichip, который разрабатывает ИИ-систему для помощи инженерам при проектировании микросхем, привлёк $60 млн
Библиотека JIT-компиляции Loops для оптимизации нейросетей, СУБД и не только
Loop fusion is a compiler transformation in which two adjacent loops are merged into a single loop over the same index range. This transformation is typically applied to reduce loop overhead and improve run-time performance.— Intel compiler guideПривет, Хабр! Меня зовут Пётр Чекмарёв, я старший инженер компании YADRO, занимаюсь компьютерным зрением на мобильных устройствах и низкоуровневой оптимизацией плотных вычислительных функций.
Qualcomm приобрела компанию Ventana Micro Systems, занимающуюся разработкой RISC-V микросхем
Qualcomm объявила о приобретении Ventana Micro Systems. Основанная в 2018 году компания разработала несколько поколений высокопроизводительных процессоров на базе архитектуры RISC-V, предназначенных для центров обработки данных и корпоративных приложений. Стороны не разглашают финансовые условия сделки. Qualcomm намерена продолжить разработку Ventana параллельно с созданием специализированных ядер на базе архитектуры Arm, используемых в чипах серии Snapdragon X.
